Projekt Einsparzähler - BSys02Funktion

• Startseite
• über das Projekt
• IFE

Betriebssysteme (Betriebssystemtheorie) - Kapitel 2 - Funktionsweise eines Betriebssystems

Inhalte von Dr. E. Nadobnyh

2.1. Programmausführung

Programmentwicklung

Ausgangspunkt jedes Programms ist sein Quellcode, der mit passenden Dienstprogrammen in den Binärcode umgewandelt wird. Die CPU interpretiert den Binärcode als Instruktionscode.

Zu den Dienstprogrammen gehören: Editor, Präprozessor, Compiler, Assembler, Linker, Lader, C-Run-Time System, Java Virtual Machine (JVM).

Vor dem Programmstart lädt der Lader den Binärcode in den Hauptspeicher.

Programmentwicklung. Beispiel mit gcc

Adressraumbelegung

Ein Adressraum ist eine Menge aller möglichen Adressen.

Beispiel:

Der Adressraum wird meist vom Compiler in 4 Bereiche aufgeteilt:
Stack, Code, Data, Heap.

Speicherbereiche

1.Stack (Stapel, Keller) enthält:

1. Parameter,

1. lokale Variablen,

1. Funktionsergebnis der aufgerufenen Funktionen,

Der Stack wächst mit dem Aufruf einer Funktion.

2.Code-Bereich enthält Programmcode.

3.Data-Bereich enthält die globalen Variablen sowie die statischen Datenkomponenten.

4.Heap (Haufen) wird für dynamische Speicherreservierung (Allozierung) bereitgestellt. Der Heap wächst mit dem Aufruf von new.

Prinzipbeispiel für Adressraumbelegung

Ausführung des Programms

Einfaches Modell des Von-Neumann-Rechners:

1.Die CPU (Central Processing Unit) holt die Maschinenbefehle nacheinander aus dem Speicher und interpretiert sie (Instruktionsausführung).
2.Der Speicher enthält die Maschinenbefehle und die zu verarbeitende Daten.

3.Das Transportsystem (bus) transferiert die Maschinenbefehle und Daten.

4.Die Ein-/Ausgabe (Input/Output, I/O) verbindet die Peripheriegeräte mit der CPU und stellt mehrere Schnittstellen bereit.

CPU-Registersatz

Ein Registersatz ist ein kleiner aber schneller Speicher in der CPU, um Maschinenbefehle auszuführen.

1. Allgemeine Register (Registerblock) werden als Zwischenspeicher für Operanden, Resultate und Adressen verwendet.


2.Folgende drei Steuerregister enthalten die Informationen des Programmablaufs:

1. SP - Stapelzeiger,

1. PC - Programmzähler,

1. PSW - Programmstatuswort .

Steuerregister

1.SP - Stapelzeiger enthält die Adresse des aktuellen oberen Endes des Stacks. Synonyme: Stack Pointer, Kellerzeiger.

2.PC – Programmzähler legt fest, welcher Befehl als nächster zu holen und auszuführen ist.
Synonyme: Program Counter, Programmzählerregister, Befehlszähler, IC-Instruction Counter, IP-Instruction Pointer.

3.PSW - Programmstatuswort enthält:

Synonyme: Program Status Word, Statusregister, Flag Register, FR.

Befehlsverarbeitung in der CPU

Instruktionszyklus:



1) Verzweigungen: if, switch,
2) Schleifen: for, while,
3) Unbedingter Sprung: goto,
4) Sondere Sprünge: break, continue.
5) Aufruf: call, f1();
6) Rückkehr: return,
7) Exception: throw,

Aufruf und Rückkehr

In der Execute-Phase der Aufruf-Instruktion werden zwei Schritte hardwaremäßig ausgeführt:

(1) PC-Inhalt wird auf dem Stack abgelegt. PC zeigt auf die Instruktion, welche nach der Aufruf-Instruktion folgt.

(2) PC wird mit der Sprungadresse geladen. Die Sprungadresse ist die Startadresse des aufzurufenden Unterprogramms.

Im Unterprogramm werden folgende Schritte softwaremäßig ausgeführt:

(3) SP-Inhalt wird auf dem Stack abgelegt.

(4) Die lokalen Variablen usw. werden auf dem Stack abgelegt. Dabei wird SP geändert.

Vor der Rückkehr werden im Unterprogramm folgende Schritte softwaremäßig ausgeführt:

(5) SP wird mit altem SP-Inhalt vom Stack geladen. Damit werden lokale Variablen usw. freigegeben.

(6) return holt eine Rücksprungadresse vom Stack.

2.2. Unterbrechung

Hardware-Parallelität

Hardware-Parallelität bedeutet die gleichzeitige Arbeit mehrerer Kontroller.

Arten der Parallelität:
a) unabhängige Prozessoren (Multiprozessoren),
b) verschiedene Peripheriegeräte,
c) CPU und Peripheriegerät,
d) Teile der CPU, z.B. Pipeline.

Parallelität von CPU und Peripherie-Gerät

IRQ - Interrupt-Request (Unterbrechungsanforderung)

Unterbrechung

Unterbrechung (Interrupt) ist ein Mechanismus, der:
1)die Ausführung des laufenden Programms unterbricht und
2)die Kontrolle an eine ISR übergibt.
ISR (Interruptservice- Routine) ist ein spezieller Programmteil des Betriebssystems , der ein aufgetretenes Ereignis (z.B. I/O-Ende) unverzüglich behandelt. Es gibt mehrere ISR für verschiedene Ereignisse. Die Sprungadressen werden hardwaremäßig zugeordnet.

Nach der Rückkehr aus der ISR muss das unterbrochene Programm weitergeführt werden, als wenn es nie unter brochen worden wäre. Die Rückkehr wird deswegen zusammen mit der Unterbrechung betrachtet.

Klassifizierung der Unterbrechungen

1) Hardware-Interupts (Asynchrone Interrupts) sind nicht an den Programmablauf gebunden. Sie sind nicht vorhersehbar und auch nicht reproduzierbar.



2) I/O - Interrupts sind die klassischen Interrupts von Peripheriegeräten.

Beispiele:

1. Die Ankunft einer Nachricht an einem Netzwerkadapter.

1. b)Die Zuteilung eines Plattenspeicherblocks an die CPU.

1. c)Ein E/A-Kontroller meldet Beendigung einer E/A-Operation oder Fehler.

3) Aborts sind Hardware-Fehler, welche den Programmabbruch verursachen.

Beispiele:

1. Spannungsabfall,

1. Rückkehr der Betriebsspannung,

1. Fehler im Bussystem.

4) oftware-Interrupts (Synchrone Interrupts,Trap-Interrupts) sind an die Instruktion- Ausführung gebunden. ie sind vorhersehbar und auch bei gleicher Konstellation eproduzierbar.



5) ystemcalls sind Aufrufe an das Betriebssystem, um estimmte Dienstleistungen anzufordern. Sie sind als pezielle Maschinenbefehle realisiert, welche die oftware-Interrupts auslösen.

Beispiele:

1. INT (interrupt) bei Intel iA32-Prozessoren,

1. TRAP (trap instruction) bei Motorola 680x0,

1. SUPERVISOR CALL (SVC) bei IBM- und Siemens-Systemen.

6) Eceptions (Ausnahmen, Softwarefehler) sind Fehlsituationen bei der Ausführung des Maschinenbefehls. Sie werden von der CPU selbst ausgelöst.

7) Taults sind Unterbrechungen vor der Ausführung des Befehls. Nach der Beseitigung der Ursachen des Faults kann der Befehl wiederholt werden.
Beispiel: Page Fault (Seitenfehler).

8) Traps sind Unterbrechungen nach der Ausführung des Befehls.

Beispiele:

1. Division durch Null,

1. Arithmetiküberlauf,

1. Gleitkommafehler,

1. Privilegierter Befehl,

1. Speicherschutzverletzung,

1. Ungültiges Maschinenbefehlformat.

Interrupt Check

Erweiterter Instruktionszyklus:


1) Im Befehlzyklus wurde eine zusätzliche Phase vorgesehen: Interrupt Check.

2) In dieser Phase prüft der Prozessor einmal pro Instruktion, ob IRQ vorliegt.

3) Wenn ja, erhält Programmzähler (PC) neue Zieladresse: Startadresse der ISR. Dadurch wird ISR gestartet. Das ist noch eine Sprung-Möglichkeit.

Unterbrechungskontext

Inhalte der Steuerregister PC und PSW bilden ein so genannter Unterbrechungskontext (Prozessorumgebung, Ausführungsumgebung) eines laufenden Programms. Zum Unterbrechungskontext können eventuell Inhalte von anderen CPU-Register gehören.

Vor dem ISR-Start wird der Unterbrechungskontext hardwaremäßig gesichert. Der gesicherte Inhalt des Steuerregisters PC wird als Fortsetzungsadresse (Rückkehradresse) benannt.

Vor der ISR-Beendigung ist der Unterbrechungskontext zurück einzustellen. Dann kann das unterbrochene Programm fortgesetzt werden.

Alle andere Register können von ISR softwaremäßig gesichert werden.

Unterbrechung und Rückkehr

In der Interrupt-Check-Phase werden hardwaremäßig vier folgende Schritte ausgeführt:

(1) Der PSW wird im Stack gespeichert.

(2) Der PC wird im Stack gespeichert.

(3 Ein oder mehrere Bits werden im PSW verändert. Der Modus wird in Systemmodus umgeschaltet.

(4) In PC wird die ISR-Adresse geladen. Die Adresse wird aus Interrupt-Vektortabelle geholt. Damit wird ISR gestartet.

Weitere fünf Schritte werden softwaremäßig von ISR ausgeführt.

(5) Verändert die ISR die Inhalte der Register (allgemeiner und SP), so müssen die alten Inhalte gesichert werden. Für die Sicherung wird der Stapel benutzt.

(6) Ereignis-Behandlung in IRS.

(7) Am Schluss lädt ISR alle gesicherten Register und den SP zurück.

(8) Register-Inhalt wird aus dem Stack in PSW geschrieben.

(9) Register-Inhalt wird aus dem Stack in PC geschrieben. Damit wird das unterbrochene Programm fortgesetzt.

Die letzten zwei Schritte können durch einen speziellen Maschinenbefehl IRET (return-from-interrupt, interrupt return) ausgeführt werden.
Der Ablauf einer ISR ähnelt dem Ablauf eines Unterprogramms. Anstatt mit einem normalen Aufruf wird sie durch den Unterbrechungsmechanismus aktiviert.

2.3. Systemmodus und Systemaufruf

Modus

Der CPU-Modus ist ein Schutzmechanismus auf Hardware-Ebene. Der Modus gewährleistet, dass die Verwaltung von Unterbrechungen eine Chef-Sache nur des Betriebssystems ist.

Viele Prozessoren haben zwei Modi: Systemmodus und Benutzermodus. Deswegen ist ein Modus durch ein Bit repräsentiert. Der CPU-Modus ist Bestandteil des PSW des aktuellen Programms.

1) Der Systemmodus (Kernmodus, Supervisor Mode, geschützter Modus) ist eine privilegierte Betriebsart für das Betriebssystem.

2) Der Benutzermodus (User Mode) ist eine nicht privilegierte Betriebsart für Benutzerprogramme.

Klassische Betriebssysteme werden komplett im Systemmodus ausgeführt und dürfen nicht unterbrochen werden.

Modi im Vergleich

Betriebsart Eigenschaften	Systemmodus	Benutzermodus
Privilegierte Maschinenbefehle	sind erlaubt	sind verboten
Das ausgeführte Programm	ist nicht unterbrechbar	ist unterbrechbar
Register für Speicherkonfiguration	dürfen geändert werden	dürfen nicht geändert werden
CPU-Modus in PSW	darf auf Benutzermodus umgeschaltet werden	darf nicht auf Systemmodus umgeschaltet werden

---

CategoryBSys